Flip-flop T digunakan dengan menyeimbangkan keadaan masukan
j dan masukan k menjadi satu keadaan atau satu keadaan, rangkaian ini mempunyai
satu masukan dengan 2 keadaan keluaran Q dan Q', rangkaian ini akan beralih
ketika masukannya 1 dan pin yang diset aktif, kondisi ini akan menyebabkan
output berubah dari 0 ke 1 dan 1 ke 0 pada rangkaian cabang input B0 ke
pin reset dan pin B1 ke set sedangkan B2 ke CLK atau clock. Set pin akan
mempengaruhi nilai Q sedangkan reset mempengaruhi nilai Q' dan nilai T akan
menjadi nilai peralihan atau konversi dari 1 ke 0 atau sebaliknya.
Seperti yang diketahui bahwa J-K flip flop adalah
pengembangan dari R-S Pada rangkaian J-K Flip-Flop kondisi terlarangnya hilang
atau ditiadakan. Pada inputan R-S terdapat bulatan kecil yang menandakan bahwa
inputan ini bersifat aktif low atau akan aktif saat berlogika 0. sesuai dengan
kondisi yang telah dipilih bahwasannya input masukan pada R berlogika 0 dan S
berogika 1, maka R-S Flip-Flop akan aktif karena R-S Flip-Flop bekerja pada
aktif low dan mengakibatkan J dan K tidak aktif, maka apapun yang dilakukan
pada input J dan K tidak akan mempengaruhi output dari rangkaian tersebut
(secara otomatis bagian J-K tidak diperhatikan). Berdasakan inputannya
tadi maka disini yang aktif itu adalah kaki reset, yang mana jika kaki reset
aktif, maka akan menghasilkan output pada kaki Q berlogika 0 dan pada kaki Q’
berlogika 1. Dan hal ini sesuai dengan tabel kebenaran RS flip flop.
D Flip-Flop
Selanjutnya pada rangkaian sebelah kiri yang merupakan
rangkaian D Flip-Flop, sesuai dengan kodisi dimana input B5= don’t care dan B6=
clock, sehingga pada B5 ini kita misalkan berlogika 0, maka apabila berlogika 0
yang akan menghasilkan output 0 atau akan aktif low, Hal ini mengakibatkan D
tidak aktif, apapun yang dilakukan pada input D tidak akan mempengaruhi
rangakain atau outputnya.untuk keluaran dari reset adalah 0 dan 1 dan hal ini
sudah sesuai dengan tabel kebenaran
Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip-flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). Flip-flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain.
a.R-S Flip-Flop
R-S Flip-flop merupakan dasar dari semua flip-flop yang memiliki 2 gerbang inputan atau masukan yaitu R dan S.
Gambar 2.3 R-S Flip-Flop
b.J-K Flip-Flop
Kelebihan J-K Flip-flop adalah tidak adanya kondisi terlarang atau yanng berarti diberi berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluaran atau outputnya.
Gambar 2.4 JK Flip-Flop
c.D Flip-Flop
D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop R-S. Perbedaan dengan R-S flip-flop terletak pada inputan R, dan D Flip-flop inputan R terlebih dahulu diberi gerbang NOT.
Gambar 2.5 D Flip-Flop
d.T Flip-Flop
T Flip-flop merupakan rangkaian flip-flop yang telah di buat dengan menggunakan J-K Flip-flop yang kedua inputannya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputannya rendah.
Pada percobaan 2 kondisi 15 ini dimana menggunakan flip flop jenis T flip flop, yang mana T flip flop merupakan rangkaian flip flop yang dibuat dengan menggunakan J-K flip flop yang kedua inputannya dihubungkan menjadi satu. Jika input T nya aktif dan dipengaruhi clock maka outputnya akan berubah dan jika T tidak aktif walaupun dipengaruhi oleh clock maka outputnya tidak berubah.
Dapat kita lihat pada rangkaian arus yang masuk akan mengalir ke T flip flop maka selanjutnya arus akan terhubung ke masing-masing saklar yang sudah terhubung juga ke ground. Output yang dihasilkan pada rangkaian ini adalah 0 1.
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=1, B5=tidak dihubungkan, B6=tidak dihubungkan.
Pada rangkaian percobaan di atas terdapat 2 jenis flip flop yaitu D flip-flop (kiri), dan J-K flip-flop(kanan). Masing masing jenis flip flop tersebut memiliki kondisi tersendiri.
Untuk D flip flop :
Input pin S terhubung ke B1 dengan logika 1, input pin R terhubung ke B0 dengan logika 1, sedangkan untuk input pin D dan Clock tidak dihubungkan. output Q dan Q' terhubung ke logicprobe.
Input S terhubung ke saklar B1, B1 menyala sehingga arus mengalir dari Vcc ke input S sehingga S berlogika 1, karena input S active low, maka input S tidak aktif. Input R terhubung ke saklar B0, B0 menyala sehingga arus mengalir dari Vcc ke input R sehingga R berlogika 1, karena input R active low, maka input S tidak aktif. Pada tabel kebenaran R-S flip flop, apabila input R dan S tidak aktif maka, output yang akan muncul adalah tetap, tidak berubah dari output sebelumnya, apabila tidak ada output sebelumnya, maka output awal akan ditentunkan. Pada proteus ditentukan bahwa output awal nya adalah Q = 0, dan Q' = 1, maka output yang akan didapatkan adalah Q = 0, dan Q' = 1.
Untuk J-K flip-flop :
Input pin S terhubung ke B1 dengan logika 1, untuk pin R terhubung ke B0 dengan logika 1, untuk input J terhubung ke B2 dengan logika 1, untuk pin K terhubung ke B4 dengan logika 1, untuk pin CLK terhubung ke Clock, untuk output Q dan Q' masing masing terhubung ke logicprobe.
Input S terhubung ke saklar B1, B1 menyala sehingga arus mengalir dari Vcc ke input S sehingga S berlogika 1, karena input S active low, maka input S tidak aktif. Input R terhubung ke saklar B0, B0 menyala sehingga arus mengalir dari Vcc ke input R sehingga R berlogika 1, karena input R active low, maka input R tidak aktif. Kedua input S dan R tidak aktif maka selanjutnya dilihat pengaruh input J dan K. Input J terhubung ke saklar B2, B2 menyala sehingga arus mengalir dari Vcc ke input J, sehingga J berlogika 1. Input K terhubung ke saklar B4, B4 menyala sehingga arus mengalir dari Vcc ke input K, sehingga K berlogika 1. Menurut tabel kebenaran, apabila kedua input aktif, maka output akan berlawanan dari output sebelumnya. Hal tersebut akan terjadi apabila input tersebut ditrigger dari sinyal clock, pada J-K flip-flop 74LS112 clock nya adalah active low. Jadi, apabila clock berubah dari logika 1 ke logika 0 maka output akan berlawanan dari output sebelumnya.
Multivibrator ini hanya mempunyai satu keadaan stabil. Waktu perubahan dari keadaan tidak stabil ke keadaan stabil disebut dengan kuasi stabil yang ditentukan oleh rangkaian RC. Kuasi stabil terjadi bila keadaan stabil dipicu ke keadaan lain.
Percobaan ini merupakan percobaan 3 kondisi 9 dimana terdapat rangkaian monostabil dengan kapasitor 0,1 mF dan resistor 10 k ohm. Rangkaian monostabil adalah rangkaian yang stabil hanya pada satu kondisi. Yang dimaksud dengan stabil dalam suatu kondisi adalah ketika masukan pada rangkaian awalnya berlogika 1 dan masukan tersebut kemudian diganti atau diubah menjadi berlogika 0, maka bentuk gelombang awal pada angka 1 turun menjadi 0 namun hanya sesaat atau sedetik.sedangkan karena akan kembali ke keadaan stabil semula, yaitu bila nilainya 1 maka dikatakan keadaan stabil.Pergerakan sesaat bentuk gelombang dipengaruhi oleh kapasitor yang berfungsi menyimpan energi. Pada rangkaian pengujian yang ditunjukkan, digunakan 2 gerbang logika, yaitu 2 gerbang NAND. Masukan salah satu gerbang NAND 1 dihubungkan ke keluaran gerbang NAND kedua. Rangkaian multivibrator monostabil ini erat kaitannya dengan rangkaian RC. Jika nilai kapasitor besar (kapasitor penuh), maka akan terjadi pembusukan yang menyebabkan LED mati. Karena percobaan ini menggunakan nilai kapasitor yang cukup rendah, tidak ada penurunan tegangan pada rangkaian, sehingga arus yang mengalir cukup untuk menyalakan LED, sehingga LED dapat terus menyala. Namun jika nilai kapasitornya besar maka drop tegangannya juga besar sehingga tidak ada arus yang membuat LED menyala.
1. Analisa Rangkaian modifikasi dengan rangkaian pada modul, apakah keduanya ekuivalen?
Jawab :
Pada hasil percobaan, rangkaian pada modul dimodifikasi pada kapasitor yang diubah menjadi capasitor elco dan resistor diubah menjadi dioda. Pada modifikasi ini rangkaian ekivalen dan sama seperti sebelum dimodifikasi Perubahan & tidak stabil ke stabil terlihat sama, karena perbedaannya hanya beberapa milisekon saja.
2. Analisa pengaruh jenis kapasitor dan pemasangan nya pada rangkaian
Jawab :
Ketika menggunakan kapasitor netral tidak akan terpengaruh ketika polaritasnya berbeda pada rangkaian, sedangkan kapasitor elco harus sesuai polaritasnya, agar tidak meledak kapasitor elco tersebut.
Gerbang NOT sering juga disebut sebagai rangkaian inventer (pembalik). Tugas rangkaian NOT (pembalik) ialah memberikan suatu keluaran yang tidak sama dengan masukan.
Gambar 3. NOT
2. Gerbang AND
Gerbang AND merupakan salah satu gerbang logika dasar yang memiliki prinsip kerja perkalian. Nilai output akan berlogika 1 jika semua nilai input logika 1, dan jika salah satu atau lebih input ada yang berlogika 0 maka output akan berlogika 0.
Gambar 4. AND
3. Gerbang OR
Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih input logika 1 maka output akan berlogika 1 . Nilai output logika 0 hanya pada jika nilai semua input berlogika 0.
Gambar 5. OR
4. Gerbang XOR
XOR merupakan gerbang OR yang bersifat exlusif, jika input logika 1 berjumlah genap (0,2,4, dst), maka hasil output akan berlogika 0, dan jika logika 1 berjumlah ganjil (1,3,5,dst), maka hasil output berlogika 1.
Gambar 6. XOR
5. Gerbang NAND
Gerbang NAND adalah gerbang AND yang keluarannya disambungkan ke inverter. Nilai output akan berlogika1 jika salah satu atau lebih nilai input adalah berlogika 1, dan output akan berlogika 0 jika semua input berlogika 1.
Gambar 7. NAND
6. Gerbang NOR
Gerbang NOR adalah gerbang OR yang disambung ke inverter. Gerbang NOR akan menghasilkan keluaran logika 0 jika salah satu dari masukkan (input) bernilai logika 1 dan jika ingin mendapatkan keluaran logika 1, maka semua masukan (input) harus bernilai logika 0.. Atau dapat menngunakan prinsip pernjumlahan, kemudian di NOT kan.
Gambar 8. NOR
7. Gerbang XNOR
Gerbang XNOR adalah gerbang XOR yang diinverterkan. Jika input logika 1 berjumlah genap (0,2,4,dst), maka hasil output berlogika 1, dan jika input logika 1-nya berjumlah ganjil (1,3,5,dst) maka hasil output berlogika 0.
Gambar 9. XNOR
8. Logics State
Logic State dapat dijadikan sebagai input yang akan memberikan logika 1 dan logika 0. Atau Gerbang Logika (Logic Gates) adalah sebuah entitas untuk melakukan pengolahan input-input yang berupa bilangan biner (hanya terdapat 2 kode bilangan biner yaitu, angka 1 dan 0) dengan menggunakan Teori Matematika Boolean sehingga dihasilkan sebuah sinyal output yang dapat digunakan untuk proses berikutnya
Rangkaian ini terdapat beberapa komponen yaitu 2 AND, 3 OR, 1 XOR dan 1 XNOR yang terhubung oleh 3 switch SPDT. Pada awal percobaan semua switch terhubung ke sumber tegangan sehingga input dari ketiga switch berlogika 1. Ketiga input tersebut masuk ke kaki AND dan OR, seperti yang kita ketahui, gerbang logika AND menghasilkan output 1 ketika semua inputnya 1 dan gerbang logika OR menghasilkan output 1 ketika salah satu inputnya berlogika 1. selanjutnya pada output AND_4 dan OR_3 masuk ke kaki XOR dimana XOR menghasilkan output berlogika 0 ketika jumlah inputnya genap dan terakhir output XOR dan OR_5 masuk ke kaki XNOR yang mana outputnya
Output akhir berlogika 0 terjadi ketika semua switch tersambung oleh sumber tegangan sedangkan output akhir akan berlogika 1 ketika salah satu switch di toogle sehingga tersambung ke ground, karena ketika salah satu switch disambung ke ground menjadikan output XOR menjadi berlogika 1 sehingga kedua input XNOR berlogika 1 dan menghasilkan output akhir berlogika 1
1. Analisa kecocokan kondisi lapangan dengan tabel kebenaran
Jawab:
Berdasarkan percobaan yang dilakukan pada saat praktikum, output pada percobaan ada 7 yaitu H1-H7. Pada output H1 dilewati gerbang logika NOT pada praktikum ini sesuai dengan tabel kebenaran yang ada dimana output di invert atan kebalikan dari input
Selanjutnya H2 dilewati gerbang logika AND Output yang dihasilkan sudah sesuai tabel kebenaran jika kedua input B1 dan B1 berlogika 00,01,10 marka output nya berlogika 0, jika inputnya 11 maka output H2 berlogika 1.
Selanjutnya H3 dilewati gerbang logika yang dimana jika kedua input 00 mana output H3 berlogika 0 dan jika inputnya 01, 00, 11 maka outputnya berlogika 1
Pada output H4 dilewati gerbang logika XOR dimana jika jumlah inputnya genap make output H4 berlogika 0, dan ketika jumlah inputnya ganjil maka output H4 berlogika 1.
Pada output H5 dilewati gerbang logika NAND yang outputnya berkebalikan dari gerlang logika AND.
Pada output H6 dilewati gerbang logika NOR maka outputnya kebaikan dari gerbang logika OR.
Pada output H7 dilewati gerbang logika XNOR make outputnya kebalikan dari XOR.
2. Analisa pengaruh clock gerbang NOT yang digabungkan dengan gerbang logika biasa
Jawab :
ketika gerbang NOT digabungkan dengan gerbang logika biasa maka gerbang logika tersebut akan invert atau berkebalikan dari gerbang logika biasa tersebut. Seperti pada percobain pada output H7 dilewati gerbang logika XNOR pada alat percobaan gerbang logika XNOR tidak ada maka gerbang logika XOR pada outputnya disambungkan ke gerbang logika NOT
