Laporan akhir 1 modul 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

Laporan Akhir 1
Percobaan 1 Kondisi 9Modul 1

1. Jurnal[Kembali]

2. Alat dan Bahan[Kembali]

1. Alat

a.. Jumper

Gambar 1. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

2. Bahan 

1. Gerbang Not

    Gerbang NOT sering juga disebut sebagai rangkaian inventer (pembalik). Tugas rangkaian NOT (pembalik) ialah memberikan suatu keluaran yang tidak sama dengan masukan.

Gambar 3. NOT

    2. Gerbang AND

    

        Gerbang AND merupakan salah satu gerbang logika dasar yang memiliki prinsip kerja perkalian. Nilai output akan berlogika  1 jika semua nilai input logika 1, dan jika salah satu atau lebih input ada yang berlogika 0 maka output akan berlogika 0.

Gambar 4. AND

      3. Gerbang OR

        

        Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih input logika 1 maka output akan berlogika 1 . Nilai output logika 0 hanya pada jika nilai semua input berlogika 0.

 

Gambar 5. OR 

4. Gerbang XOR

    XOR merupakan gerbang OR yang bersifat exlusif, jika input logika 1 berjumlah genap (0,2,4, dst), maka hasil output akan berlogika  0, dan jika logika 1 berjumlah ganjil (1,3,5,dst), maka hasil output berlogika 1.

Gambar 6. XOR

    5. Gerbang NAND

        Gerbang NAND adalah gerbang AND yang keluarannya disambungkan ke inverter. Nilai output akan berlogika1 jika salah satu atau lebih  nilai input adalah berlogika 1, dan output akan berlogika 0 jika semua input berlogika 1.

Gambar 7. NAND

6. Gerbang NOR

    Gerbang NOR adalah gerbang OR yang disambung ke inverter. Gerbang NOR akan menghasilkan keluaran logika 0 jika salah satu dari masukkan (input) bernilai logika 1 dan jika ingin mendapatkan keluaran logika 1, maka semua masukan (input) harus bernilai logika 0.. Atau dapat menngunakan prinsip pernjumlahan, kemudian di NOT kan.

Gambar 8. NOR

7. Gerbang XNOR

    

    Gerbang XNOR adalah gerbang XOR yang diinverterkan. Jika input logika 1 berjumlah genap (0,2,4,dst), maka hasil output berlogika 1, dan jika input logika 1-nya berjumlah ganjil (1,3,5,dst) maka hasil output berlogika 0.

Gambar 9. XNOR

8. Logics State

    

     Logic State dapat dijadikan sebagai input yang akan memberikan logika 1 dan logika 0. Atau Gerbang Logika (Logic Gates) adalah sebuah entitas untuk melakukan pengolahan  input-input yang berupa bilangan biner (hanya terdapat 2 kode bilangan biner yaitu, angka 1 dan 0) dengan menggunakan Teori Matematika Boolean sehingga dihasilkan sebuah sinyal output yang dapat digunakan untuk proses berikutnya

    

Gambar 10.  Logic State

9. Switch (SW-SPDT)

Gambar 11. Switch

10. Logicprobe atau LED

Gambar 12. Logic Probe

3. Rangkaian[Kembali]

4. Prinsip Kerja[Kembali]

Rangkaian ini terdapat beberapa komponen yaitu 2 AND, 3 OR, 1 XOR dan 1 XNOR yang terhubung oleh 3 switch SPDT. Pada awal percobaan semua switch terhubung ke sumber tegangan sehingga input dari ketiga switch berlogika 1. Ketiga input tersebut masuk ke kaki AND dan OR, seperti yang kita ketahui, gerbang logika AND menghasilkan output 1 ketika semua inputnya 1 dan gerbang logika OR menghasilkan output 1 ketika salah satu inputnya berlogika 1. selanjutnya pada output AND_4 dan OR_3 masuk ke kaki XOR dimana XOR menghasilkan output berlogika 0 ketika jumlah inputnya genap dan terakhir output XOR dan OR_5 masuk ke kaki XNOR yang mana outputnya

         Output akhir berlogika 0 terjadi ketika semua switch tersambung oleh sumber tegangan sedangkan output akhir akan berlogika 1 ketika salah satu switch di toogle sehingga tersambung ke ground, karena ketika salah satu switch disambung ke ground menjadikan output XOR menjadi berlogika 1 sehingga kedua input XNOR berlogika 1 dan menghasilkan output akhir berlogika 1

5. Video Percobaan[Kembali]

6. Analisis[Kembali]

1. Analisa kecocokan kondisi lapangan dengan tabel kebenaran

Jawab:

Berdasarkan percobaan yang dilakukan pada saat praktikum, output pada percobaan ada 7 yaitu H1-H7. Pada output H1 dilewati gerbang logika NOT pada praktikum ini sesuai dengan tabel kebenaran yang ada dimana output di invert atan kebalikan dari input

Selanjutnya H2 dilewati gerbang logika AND Output yang dihasilkan sudah sesuai tabel kebenaran jika kedua input B1 dan B1 berlogika 00,01,10 marka output nya berlogika 0, jika inputnya 11 maka output H2 berlogika 1.

Selanjutnya H3 dilewati gerbang logika yang dimana jika kedua input 00 mana output H3 berlogika 0 dan jika inputnya 01, 00, 11 maka outputnya berlogika 1

Pada output H4 dilewati gerbang logika XOR dimana jika jumlah inputnya genap make output H4 berlogika 0, dan ketika jumlah inputnya ganjil maka output H4 berlogika 1.

Pada output H5 dilewati gerbang logika NAND yang outputnya berkebalikan dari gerlang logika AND.

Pada output H6 dilewati gerbang logika NOR maka outputnya kebaikan dari gerbang logika OR.

Pada output H7 dilewati gerbang logika XNOR make outputnya kebalikan dari XOR.

2. Analisa pengaruh clock gerbang NOT yang digabungkan dengan gerbang logika biasa

Jawab :

ketika gerbang NOT digabungkan dengan gerbang logika biasa maka gerbang logika tersebut akan invert atau berkebalikan dari gerbang logika biasa tersebut. Seperti pada percobain pada output H7 dilewati gerbang logika XNOR pada alat percobaan gerbang logika XNOR tidak ada maka gerbang logika XOR pada outputnya disambungkan ke gerbang logika NOT

7. Download[Kembali]

Download scan Laporan Akhir [Disini]

Download Simulasi Rangkaian [Disini]

Download Video [Disini]

Download HTML [Disini]

Download Datasheet Gerbang Logika [Disini]

Download Datasheet Logicprobe [Disini]

Download Datasheet SPDT [Disini]