Laporang akhir 1 modul 4





Laporan Akhir 1
Percobaan 1 modul 4

1. Jurnal[Kembali]







2. Alat dan Bahan[Kembali]

Jumper
Gambar 1. Jumper

Panel DL 2203D 
Panel DL 2203C 
Panel DL 2203S
Gambar 2. Modul De Lorenzo




3. Rangkaian[Kembali]







4. Prinsip Kerja[Kembali]

Pada rangkaian ini digunakan 4 D flip flop yang dihubungkan ke LogicProbe sebagai penanda dari adanya arus yang mengalir pada rangkaian. Seperti yang kita ketahui bahwa D flip flop dipengaruhi oleh inputan clock, maka ketika clock berlogika 1 dan D flip flop juga diberi logika 1 maka rangkaian akan langsung menampilkan outputnya dimana ini dapat dilihat pada LogicProbe. Untuk D flip flop yang kedua harus menunggu output dari D flip flop yang pertama dimana output dari Q' , sedangkan flip flop kedua menerima masukan dari output flip flop pertama dan begitu juga untuk FF3 dan FF4. Sehingga untuk rangkaian ini bisa disebut asynchronous.


Rangkaian percobaan ini juga merupakan jenis shift register SISO (Serial In Serial Out) SISO dimana untuk SISO sendiri merupakan jenis shift register yang memiliki 1 input dan 1 output. Pada rangkaian ini bisa dilihat bahwa tiap FF memiliki 1 input dan 1 output sehingga 4 buah D flip flop dengan outputnya 4 bit. pada SISO ini data masuk dan keluar dari shift register dikontrol dari clock.


5. Video Percobaan[Kembali]




6. Analisis[Kembali]

1. Analisa output yang dihasilkan tiap-tiap kondisi ! Apakah hasil yang didapatkan sudah sesuai dengan teori? Jelaskan ?
Jawab:
Hasil yang didapat setelah percobaan:
•) kondisi Serial in serial out:
Output yang dihasilkan dikirimkan satu per-satu lalu output kembali seperti semula dengan menggeser bitnya satu-satu.
•) kondisi serial in paralel out:
output bit data dikirimkan satu per-satu ketika semua data terkirim lalu data kembali seperti semula ketika Switch B0 menjadi 0 lalu 1.
•) kondisi paralel in Serial out:
output bit data langsung terkirim semua, agar data bit menjadi semula lagi, kita Switch B3-B6 langsung diswitch dari logika 1 menjadi 0 agar data bergeser satu-satu (serial).
•) kondisi paralel in paralel out:
output bit data langsung terkirim seluruhnya sekaligus dan swith B0 darri logika 1 menjadi logika 0 agar langsung Sekaligus menjadi semula.


2.Analisalah pengaruh gerbang AND pada rangkaian jika inputan clock langsung dihubungkan ke flip-flop dan tidak menggunakan gerbang logika AND, kira-kira bagaimana outputnya? Apakah sama? Analisalah hal tersebut!
Jawab:
Hasil output diberikan tetap sama meskipun tidak diberikan gerbang AND, tetapi tanpa adanya gerbang AND kita tidak bisa mematikan rangkaian shift register dengan setiap kaki clock pada setiap flip-flip hanya berlogika 0 terus.



7. Download[Kembali]


Rangkaian Proteus [Disini]
Video Simulasi [Disini]
HTML [Disini]
Datasheet switch [Disini]
Datasheet IC 74LS90 [Disini]
Datasheet IC 7493 [Disini]

- Tidak ada komentar:

Laporan akhir 2 modul 4





Laporan Akhir 2
Percobaan 2 modul 4

1. Jurnal[Kembali]



2. Alat dan Bahan[Kembali]

Jumper
Gambar 1. Jumper

Panel DL 2203D 
Panel DL 2203C 
Panel DL 2203S
Gambar 2. Modul De Lorenzo




3. Rangkaian[Kembali]




4. Prinsip Kerja[Kembali]

Pada rangkaian percobaan 2 kondisi 12 ini, terdapat switch SPDT dimana masing-masing switch ini  dihubungkan ke VCC dan 7-segment terhubung VCC, IC 74LS47, dan seven segment common anoda. Pada inputan untuk bilangan binernya, Input A merupakan LSB (Least Significant Bit) dan input D merupakan MSB (Most Significant Bit)-nya. IC 74LS47 sendiri digunakan untuk mengubah masukan bit menjadi karakter yang ditampilkan pada seven segmen. Pada IC 74LS47 terdapat 7 kaki inputan, dimana kaki A-D merupakan kaki inputan yang berfungsi untuk mengatur bilangan biner yang akan diubah, kaki BI/RBO merupakan sumber tegangan bagi IC (on/off IC), kaki RBI pada rangkaian tidak berpengaruh saat berlogika 1 atau 0 atau don't care berdasarkan tabel kebenaran, adapun LT apabila berlogika 0 maka seven segment menampilkan angka 8, sedangkan jika berlogika 1 akan menampilkan angka 0.

Untuk output dari IC 74LS47 tersebut sebelum ke seven segment diberi inverter pada masing-masingnya, sehingga nantinya akan ditampilkan angka/karakter pada seven segment tersebut.


5. Video Percobaan[Kembali]







6. Analisis[Kembali]

1. Analisa fungsi pin LT,RBO, dan RBI dalam percobaan yang telah dilakukan. Jelaskan juga apa pengaruhnya
Jawab:
pin LT berfungsi membuat output BCD decoder menjadi berlogika 0 diseluruh output a-g sehingga seven-segment menunjukkan angka 8.
pin BI dan RBI ketika diswitch menjadi logika 0 menjadikan seluruh output BCD decoder a-g berlogika 1 menjadikan tampilan seven-segment tidak menghidupkan semua led 7-segment.

2. Analisalah bagaimana pengaruh dari BCD ke seven-segment!
Jawab:
BCD berguna sebagai decoder dengan hanya menggunakan pin A-D sebagai inputan berjumlah 4 bit sehingga outputnya 0-15 dalam desimal. BCD decoder ini juga berguna untuk mematikan dan menghidupkan Seven segment ini dengan kontrol pada pin BI/RBI.

3. Jika ingin menampilkan angka 4 dan 7 pada seven segment, bagian manakah yang harus diberi logika High? mengapa demikian? Jelaskan pengaruh dari masing-musing inputan itu terhadap nilai 4 maupun nilai 7 yang ingin ditampilkan!
Jawab:
•) menampiluan angka 4:
pada switch B2, B4, B5, B6 dihubungkan ke vcc atau berlogika 1 pada pin C, BI, RBI, LT. Disini pin C berlogika 1 karena inputan bit=0100 yang mana dalam desimal 4 karena sifatnya sebagai decoder. Sedangkan pada pin BI, RBI,LT berlogika 1 agar mengaktifkan BCD Decoder.
•) menampilkan angka 7:
Switch B0, B1, B2, B4, B5, B6 berlogika 1 Sama seperti sebelumnya pin BI, RBI, LT agar aktif BCD ini. Sedangkan B0, B1, B2 terhubung ke pin A, B, C maka inputan bit: 0111 maka output desimal 7.




7. Download[Kembali]

Rangkaian Proteus [Disini]
Video Simulasi [Disini]
HTML [Disini]
Datasheet switch [Disini]
Datasheet IC 74LS90 [Disini]
Datasheet IC 7493 [Disini]

- Tidak ada komentar:

TUGAS PENDAHULUAN M4 P2





Tugas Pendahuluan 2 Modul 4
(Percobaan 2 Kondisi 12)
1. Kondisi[Kembali]

Buatlah rangkaian seperti gambar percobaan 2 dengan menggunakn IC 4056

2. Gambar Rangkaian Simulasi[Kembali]












3. Video Simulasi[Kembali]











4. Prinsip Kerja [Kembali]

pada percobaan 2 kondisi 12 ini kita tidak dapat menggunakan IC 4056 karena library proteusnya tidak tersedia sehingga diganti menjadi IC 74LS47. pada rangkaian ini 7 Switch SPDT dihubungkan ke vcc sehingga berlogika 1 dan ke ground agar berlogika 0, serta output switch spdt terhubung ke kaki input IC 74LS47 yang memiliki 4 bit masukan A, B, C, D dan output nya QA, QB, QC, QD, QE, QF, QG terhubung ke seven segment common anoda, disebut seven segmen common anoda karena terdapat pemakaian bersama pada kaki  vcc. pada ic 74LS47 terdapat pin inputan BI/RBO, RBI, LT yang fungsinya berbeda beda pada tiap inputan. pin BI/RBO berfungsi untuk mematikan output tampilan yang akan aktif dalam keadaan aktif low, kemudian pin RBI (Riple Blanking Input) yang berfungsi untuk menahan sinyal input (disable input), jalur RBI akan aktif bila diberikan logika LOW. dan pin LT (Lamp Test) yang berfunsi untuk menyalakan semua led pada penampil 7 segmen, jalur LT akan aktif pada saat diberikan logika LOW pada jalur LT tersebut.


5. Download [Kembali]

  • Download HTML [klik disini]
  • Download Rangkaian Simulasi [klik disini]
  • Download Video Simulasi [klik disini]
  • Download Datasheet J-K Flip- Flop [klik disini]


    • - Tidak ada komentar:

    TUGAS PENDAHULUAN M4 P1





    Tugas Pendahuluan 1 Modul 4
    (Percobaan 1 Kondisi 5)
    1. Kondisi[Kembali]

    Buatlah rangkaian seperti gambar percobaan 1 dengan menggunakan D flip flop

    2. Gambar Rangkaian Simulasi[Kembali]










    3. Video Simulasi[Kembali]











    4. Prinsip Kerja [Kembali]

    Rangkaian percobaan 1 kondisi 5 ialah rangkaian shift register menggunakan 4 buah IC 7474 yaitu D flip-flop. Terdapat 7 buah switch SPDT dimana SW1 sampai SW4 masing-masingnya dihubungkan ke kaki Set pada D flip-flop, SW7 dihubung paralel pada setiap kaki Reset pada D flip-flop, SW5 dihubungkan ke kaki input pertama gerbang AND, dan SW6 dihubungkan ke kaki input D flip flop pertama.

        Rangkaian percobaan 1 merupakan shift register SISO (Serial In Serial Out) yaitu terdapat satu input dan satu output.  Pada jenis register ini data mengalami pergeseran, dimana flip flop pertama menerima masukan dari input, sedangkan flip flop kedua menerima masukan dari flip flop pertama dan seterusnya. Terjadinya pergeseran input masukan logika pada rangkaian ini berarti register geser ini dapat menyimpan memori sementara pada saat pergeseran masukan.

        Input clock pada setiap flip-flop berasal dari output gerbang AND yaitu pada kaki inputnya pertama dari SW5 yang dihubungkan ke power, berarti berlogika 1 dan kaki input kedua berasal dari clock. Untuk input pada kaki R dan S ialah aktif low dimana akan aktif ketika diberi logika 0, namun pada kondisi kita akan menonaktifkan kaki R dan S sehingga diberi input logika 1 pada setiap flip-flop. Untuk input pada kaki D flip flop pertama terhubung ke SW6 dengan input 1 atau 0 dan akan mempengaruhi output Q nya, untuk input D flip flop selanjutnya dari output Q flip flop sebelumnya, begitu seterusnya hingga flip flop terakhir. 


    5. Download [Kembali]

  • Download HTML [klik disini]
  • Download Rangkaian Simulasi [klik disini]
  • Download Video Simulasi [klik disini]
  • Download Datasheet J-K Flip- Flop [klik disini]


    • - Tidak ada komentar:

    Shift Register dan Seven Segment



     

    Modul IV
    Shift Register dan Seven Segment

    1. Tujuan [kembali]

    1.  Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous.
    2. Merangkai dan Menguji aplikasi dari sebuah Counter.


    2. Alat dan Bahan [kembali]
    1. Panel DL 2203D 
    2. Panel DL 2203C 
    3. Panel DL 2203S 
    4. Jumper




     3. Dasar Teori [kembali]


    Shift Register
    Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, dan data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel :
    1. Serial in serial out (SISO)  
    Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip flop kedua menerima masukan dari flip flop pertama dan seterusnya.

     
    Gambar 4.1 Serial In Serial Out

    2. Serial in paralel out (SIPO)  
    Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak (secara paralel). Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.
     
    Gambar 4.2 Serial In Paralel Out

    3. Paralel In Serial Out (PISO)  
    Register PISO, mempunyai jalur masukan sejumlah flip flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).
     
    Gambar 4.3 Paralel In Serial Out
     
    4. Paralel In Paralel Out (PIPO)  
    Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak.  
      
    Gambar 4.4 Paralel In Paralel Out

                                                Shift Register
    Piranti tampilan modern disusun sebagai pola 7-segmen atau dot matriks. Jenis 7segmen, sebagaimana namanya, menggunakan pola tujuh batang yang disusun membentuk angka 8 seperti ditunjukkan pada gambar 3.1. Menurut kesepakatan, huruf-huruf yang diperlihatkan dalam Gambar 3.1 ditetapkan untuk menandai segmen-segmen tersebut. Dengan menyalakan beberapa segmen yang sesuai akan dapat diperagakan digit-digit dari 0 sampai 9,  juga bentuk huruf A sampai F (heksadesimal).
    Sinyal input dari switches tidak dapat langsung dikirimkan ke peraga 7segmen, sehingga harus menggunakan decoder BCD ke 7-segmen sebagai antar muka. Decoder ini terdiri dari gerbang-gerbang logika yang masukannya berupa digit BCD dan keluarannya berupa saluran-saluran untuk mengemudikan tampilan 7-segmen.

     
    Gambar 4.5 Rangkaian Seven Segment Common Katoda

    Gambar 4.6 Rangkaian Seven Segment Common Anoda

    - Tidak ada komentar:
    Langganan: Postingan (Atom)

    Tugas Kelompok

    [KEMBALI KE MENU SEBELUMNYA] Sistem Kontrol Penjernih Air Minum Otomatis DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar T...