Tugas Pendahuluan 1 Modul 3
(Percobaan 1 Kondisi 9)
Buatlah rangkaian seperti pada gambar percobaan 1 dengan sumber 3,3V.
2. Gambar Rangkaian Simulasi[Kembali]
3. Video Simulasi[Kembali]
Pada percobaan 1 kondisi 9 ini, kita menggunakan 4 JK flip flop yang dimana input J dan K nya di satukan maka akan menjadi T flip flop. Karena percobaan ini clock nya hanya dihubungkan pada flip flop pertama dan input selanjutnya bergantung kepada output sebelumnya maka dinamakan Counter Asynchronus. Pada percobaan ini clock akan mentrigger saat mengalami kondisi fall time (1 ke 0). Lalu karena J dan K bernilai 1 maka flip flop akan mengalami kondisi toggle atau berlawanan yang mana output Q nantinya akan berubah yaitu antara 1 dan 0. Dan dapat dilihat juga output Q pada flip flop pertama dihubungkan ke input clock pada flip flop kedua, maka clock nya akan mentrigger flip flop kedua pada saat kondisi fall time tadi.
Sebagai contoh awal, semua output dari masing-masing flip flop adalah 0, lalu pada flip flop pertama karena J dan K bernilai 1 maka toggle, output Q1 akan bernilai 1, namun karena kondisi nya belum memenuhi karena syaratnya yaitu fall time maka output flip flop selanjutnya tetap 0. Lalu clock mentrigger lagi karena kondisi toggle maka output Q1 adalah 0, karena kondisinya memenuhi (fall time), maka clock juga mentrigger flip flop kedua sehingga output Q2 adalah 1. Karena pada Q2 mengalami kondisi rise time (0 ke 1) maka belum memenuhi kondisi untuk flip flop ketiga sehinigga output Q3 masih bernilai 0. Begitu seterusnya dan akan terus berlangsung sampai batas dari nilai bit nya yaitu 16.
5. Download [Kembali]
Tidak ada komentar:
Posting Komentar